## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-177008

(43) Date of publication of application: 29.06.2001

(51)Int.Cl.

H01L 23/12 H05K 3/46 // H01G 4/33

(21)Application number: 11-362212

(71)Applicant: HITACHI LTD

(22)Date of filing:

21.12.1999

(72)Inventor: MATSUZAKI EIJI

ISHIHARA SHOSAKU

ABE YOICHI

MATSUSHIMA NAOKI


SHIGI HIDETAKA

#### (54) CIRCUIT BOARD PROVIDED WITH BUILT-IN CAPACITOR AND SEMICONDUCTOR DEVICE USING THE SAME

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit board which is reduced in its inductance component and can be provided with a built-in capacitor using a high permittivity dielectric layer such as a perovskite structure oxide layer, and to provide a semiconductor device which uses the capacitor as a decoupling capacitor and is reduced switching noise and an unnecessary electromagnetic radiation.

SOLUTION: A conductive member is used as a base substrate of a circuit board, a capacitor to use the base substrate-as the electrode on one side of electrodes of the capacitor is formed on the surface of the base substrate, at least two groups of connection terminal pairs consisting of adjacent two connection terminals connected with the two electrodes constituting the are arranged so that component in the directions opposite to each other are increased in currents which are made to flow to the two electrodes of the capacitor.



47~4767 9米的第2位 電視 413--第102電征を構成する思程所 2一保護階 - 8 - 空电性表膜6-3-5-1…能100差限高 - 12 - 第2の新規屋 - - 3 - - 第5の絵装置 25…第4の数据高 71,01…第1の主気而よに受けられた接銭指字 10.0~ 同路長板1-0000第1の主義自 200-0回路差板1000の過2の主義由

At least, one group of the connection terminal pairs connected with the same capacitor is connected with a power line and a ground line of a semiconductor chip, and at least the other group of the connection terminal pairs is connected with a power line and a ground line of a wiring board.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-177008 (P2001-177008A)

(43)公開日 平成13年6月29日(2001.6.29)

(51) Int.Cl.7		識別記号	FΙ		;	f-73-}*( <del>参考</del> )
H01L	23/12		H05K	3/46	Q	5 E 0 8 2
H05K	3/46		H01L	23/12	В	5 E 3 4 6
// H01G	4/33		H01G	4/06	102	

#### 審査請求 未請求 請求項の数10 OL (全 24 頁)

(21)出願番号	特顏平11-362212	(71)出願人 000005108 株式会社日立製作所
(22)出願日	平成11年12月21日(1999.12.21)	東京都千代田区神田駿河台四丁目 6 番地 (72) 発明者 松崎 永二
		神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
		(72)発明者 石原 昌作 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
		(74)代理人 100075096 弁理士 作田 康夫


最終頁に続く

### (54) 【発明の名称】 キャパシタを内蔵した回路基板とそれを用いた半導体装置

#### (57) 【要約】

【課題】インダクタンス成分を低減し、ペロブスカイト構造酸化物等誘電率の高い誘電体層を用いたキャパシタを内蔵できる回路基板を提供し、上記キャパシタをデカップリングキャパシタとして用い、スイッチングノイズや不要電磁輻射を低減した半導体装置の提供。

【解決手段】回路基板のベース基板として導電性部材を用い、ベース基板の表面にベース基板を一方の電極とするキャパシタを形成し、該キャパシタを構成する2つの電極と接続された隣接する2つの接続端子からなる接続端子対を少なくとも2組設け、上記キャパシタの2つの電極を流れる電流に、互いに反対方向の成分が多くなるように配置する。同一キャパシタに接続された上記接続端子対の少なくとも1組を半導体チップの電源ラインと接地ラインに接続し、少なくとも1組を配線基板の電源ラインと接地ラインに接続する。



#### 【特許請求の範囲】

少なくとも第1の主表面と第2の主表面を 【請求項1】 有するベース基板の第1の主表面上に、第1の電極、誘 電体層、第2の電極が順次積層してなるキャパシタが形 成され、上記ベース基板内に、上記ベース基板の第1の 主表面と第2の主表面を電気的に接続するために設けら れた、少なくとも1個以上の導電性ビアを有する回路基 板であって、

上記ベース基板は導電性部材により構成されて上記キャ パシタの第1の電極の一部として用いられ、上記導電性 ビアは絶縁性部材により上記ベース基板より電気的に分 離されるとともに、上記導電性ビアの少なくとも1つは 上記キャパシタの第2の電極に接続され、上記回路基板 の上記2つの主表面上に、上記ベース基板と電気的に接 続された第1の接続端子と上記ベース基板と電気的に絶 縁された第2の接続端子が隣接して配設された、少なく とも1組以上の実装用接続端子対が設けられ、上記第1の 主表面上に設けられた少なくとも1組の実装用接続端子 対の上記第2の接続端子が上記キャパシタの第2の電極に 接続され、上記第2の主表面上に設けられた少なくとも1 20 組の実装用接続端子対の第2の接続端子が上記キャパシ タの第2の電極に接続される導電性ビアに接続され、上 記ベース基板の第1の主表面を横切る平面の中に、上記 キャパシタの上記第2の電極に接続される上記第2の接続 端子を有する上記第1の主表面上に設けられた実装用接 続端子対を構成するそれぞれの接続端子の少なくとも一 部と、上記キャパシタの上記第2の電極に接続される上 記導電性ビアに接続される第2の接続端子を有する上記 第2の主表面上に設けられた実装用接続端子対を構成す るそれぞれの接続端子の少なくとも一部とを含む平面が 存在する、ことを特徴とするキャパシタを内蔵した回路 基板。

【請求項2】 少なくとも第1の主表面と第2の主表面を 有するベース基板の第1の主表面上に、第1の電極、誘 電体層、第2の電極が順次積層してなるキャパシタが形 成され、上記ベース基板内に、上記ベース基板の第1の 主表面と第2の主表面を電気的に接続するために設けら れた、少なくとも1個以上の導電性ビアを有する回路基 板であって、上記ベース基板は導電性部材により構成さ れて上記キャパシタの第1の電極の一部として用いら れ、上記導電性ビアは絶縁性部材により上記ベース基板 より電気的に分離されるとともに、上記導電性ビアの少 なくとも1つは上記キャパシタの第2の電極に接続され、 上記回路基板の上記2つの主表面上に、上記ベース基板 と電気的に接続された第1の接続端子と上記ベース基板 と電気的に絶縁された第2の接続端子が隣接して配設さ れた、少なくとも1組以上の実装用接続端子対が設けら れ、上記第1の主表面上に設けられた少なくとも1組の実 装用接続端子対の上記第2の接続端子が上記キャパシタ の第2の電極に接続され、上記第2の主表面上に設けられ 50

た少なくとも1組の実装用接続端子対の第2の接続端子が 上記キャパシタの第2の電極に接続される導電性ビアに 接続され、上記キャパシタの上記第2の電極に接続され る上記第2の接続端子を有する上記第1の主表面上に設け られた実装用接続端子対を構成する上記第2の接続端子 の少なくとも一部と上記キャパシタの上記第2の電極に 接続される上記導電性ビアと接続される上記第2の接続 端子を有する上記第2の主表面上に設けられた実装用接 続端子対を構成する上記第2の接続端子の少なくとも一 部を含む平面と、上記キャパシタの上記第2の電極に接 続される上記第2の接続端子を有する上記第1の主表面上 に設けられた実装用接続端子対を構成する上記第1の接 続端子の少なくとも一部と上記キャパシタの上記第2の 電極に接続される上記導電性ビアと接続される上記第2 の接続端子を有する上記第2の主表面上に設けられた実 装用接続端子対を構成する上記第1の接続端子の少なく とも一部を含む平面、とが、上記キャパシタの上記第2 の電極に接続される上記第2の接続端子を有する上記第1 の主表面上に設けられた実装用接続端子対と上記キャパ シタの上記第2の電極に接続される上記導電性ビアと接 続される上記第2の接続端子を有する上記第2の主表面上 に設けられた実装用接続端子対の間で交差する、ことを 特徴とするキャパシタを内蔵した回路基板。

【請求項3】 少なくとも第1の主表面と第2の主表面を 有するベース基板の第1の主表面上に、第1の電極、誘 電体層、第2の電極が順次積層してなるキャパシタが形 成され、上記ベース基板内に、上記ベース基板の第1の 主表面と第2の主表面を電気的に接続するために設けら れた、少なくとも1個以上の導電性ビアを有する回路基 板であって、上記ベース基板は導電性部材により構成さ れて上記キャパシタの第1の電極の一部として用いら れ、上記キャパシタの上記第2の電極は所定の領域に限 定された第2の電極パターンとして設けられ、上記導電 性ビアは絶縁性部材により上記ベース基板より電気的に 分離されるとともに、上記導電性ビアの少なくとも1つ は上記キャパシタの第2の電極に接続され、上記回路基 板の上記2つの主表面上に、上記ベース基板と電気的に 接続された第1の接続端子と上記ベース基板と電気的に 絶縁された第2の接続端子が隣接して配設された、少な くとも1組以上の実装用接続端子対が設けられ、上記第1 の主表面上に設けられた少なくとも1組の実装用接続端 子対の上記第2の接続端子が上記キャパシタの第2の電極 に接続され、上記第2の主表面上に設けられた少なくと も1組の実装用接続端子対の第2の接続端子が上記キャパ シタの第2の電極に接続される導電性ビアに接続され、 上記キャパシタの上記第2の電極に接続される上記第2の 接続端子を有する上記第1の主表面上に設けられた実装 用接続端子対を構成する上記第1の接続端子の少なくと も一部と上記キャパシタの上記第2の電極に接続される 上記導電性ビアと接続される上記第2の接続端子を有す

る上記第2の主表面上に設けられた実装用接続端子対を 構成する上記第1の接続端子の少なくとも一部を含む、 上記ベース基板の第1の主表面にほぼ垂直な平面が上記 キャパシタの上記第2の電極パターンの少なくとも一部 と交差する、ことを特徴とするキャパシタを内蔵した回 路基板。

【請求項4】 ベース基板の第1の主表面上に、第1の 電極、誘電体層、第2の電極が順次積層してなるキャパ シタが形成された回路基板であって、上記ベース基板は 導電性部材により構成されて上記キャパシタの第1の電 極の一部として用いられ、上記回路基板の上記第1の主 表面上に、上記ベース基板と電気的に接続された第1の 接続端子と上記ベース基板と電気的に絶縁された第2の 接続端子が隣接して配設された、少なくとも2組以上の 実装用接続端子対が設けられ、上記第1の主表面上に設 けられた少なくとも2組の実装用接続端子対の上記第2の 接続端子が上記キャパシタの第2の電極に接続され、上 記キャパシタの第2の電極に接続される上記第2の接続端 子を有する上記接続端子対のそれぞれの接続端子の少な くとも一部を含む、上記ベース基板の第1の主表面を横 切る平面が存在する、ことを特徴とするキャパシタを内 蔵した回路基板。

【請求項5】 ベース基板の第1の主表面上に、第1の 電極、誘電体層、第2の電極が順次積層してなるキャパ シタが形成された回路基板であって、上記ベース基板は 導電性部材により構成されて上記キャパシタの第1の電 極の一部として用いられ、上記回路基板の上記第1の主 表面上に、上記ベース基板と電気的に接続された第1の 接続端子と上記ベース基板と電気的に絶縁された第2の 接続端子が隣接して配設された、少なくとも2組以上の 実装用接続端子対が設けられ、上記第1の主表面上に設 けられた少なくとも2組の実装用接続端子対の上記第2の 接続端子が上記キャパシタの第2の電極に接続され、上 記キャパシタに接続された少なくとも2組の上記実装用 接続端子対の上記第1の接続端子の少なくとも一部を含 む上記ベース基板の主表面にほぼ垂直な平面と上記第2 の接続端子の少なくとも一部を含む上記ベース基板の主 表面にほぼ垂直な平面が、上記キャパシタに接続された 少なくとも2組の上記実装用接続端子対の間で交差す る、ことを特徴とするキャパシタを内蔵した回路基板。

【請求項6】 ベース基板の第1の主表面上に、第1の電極、誘電体層、第2の電極が順次積層してなるキャパシタが形成された回路基板であって、上記ベース基板は導電性部材により構成されて上記キャパシタの第1の電極の一部として用いられ、上記キャパシタの上記第2の電極は所定の領域に限定された第2の電極パターンとして設けられ、上記回路基板の上記第1の主表面上に、上記ベース基板と電気的に接続された第1の接続端子と上記ベース基板と電気的に絶縁された第2の接続端子が隣接して配設された、少なくとも2組以上の実装用接続端子

対が設けられ、上記第1の主表面上に設けられた少なくとも2組の実装用接続端子対の上記第2の接続端子が上記キャパシタの第2の電極に接続され、上記キャパシタの上記第2の電極に接続される上記第2の接続端子を有する少なくとも2組の上記実装用接続端子対を構成する少なくとも2つの上記第1の接続端子の少なくとも一部を含む、上記ベース基板の第1の主表面にほぼ垂直な平面が上記キャパシタの上記第2の電極パターンの少なくとも一部と交差する、ことを特徴とするキャパシタを内蔵した回路基板。

【請求項7】 請求項3あるいは請求項6に記載の回路 基板において、上記キャパシタを構成する上記誘電体層 が上記第2の電極パターンに対応して所定の形状に分離 される、ことを特徴とするキャパシタを内蔵した回路基 板。

【請求項8】 請求項1乃至7のいずれかに記載の回路 基板において、上記ベース基板の第2の主表面に第1の電極、誘電体層、第2の電極が順次積層されてなる第2のキャパシタが形成され、上記ベース基板が、該第2のキャパシタと上記第1の主表面上に形成されたキャパシタに対する共通な第1の電極として用いられる、ことを特徴とするキャパシタを内蔵した回路基板。

【請求項9】 請求項8に記載の回路基板において、 上記第1の主表面上に形成されたキャパシタを構成する 第2の電極と上記第2のキャパシタを構成する上記第2の 電極が、上記第1の主表面上あるいは/かつ上記第2の主 表面上に設けられた少なくとも2組の同じ実装用接続端 子対の上記第2の接続端子に接続される、ことを特徴と するキャパシタを内蔵した回路基板。

30 【請求項10】 請求項1乃至9のいずれかに記載の回路基板の少なくとも1つの主表面に設けられた少なくとも1組以上の上記接続端子対に半導体チップあるいは/かつ配線基板が接続されたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はキャパシタ内蔵の回路基板に係わり、特に、高周波ノイズの除去や集積回路素子(以下、ICと呼ぶことにする)の電源電圧変動の抑制に好適なキャパシタを内蔵した回路基板に関する。

[0002]

【従来の技術】最近、半導体チップでは、集積回路素子 (以下、1 Cと呼ぶことにする)の高密度化が進み、動作 速度は年々上昇している。1 Cの動作速度が上昇する と、半導体チップ内部で発生するスイッチングノイズが 1 Cを誤動作させる要因として問題となる。スイッチン グノイズの低減には等価直列インダクタンスの小さいキャパシタをデカップリングキャパシタとして接地端子と 電源端子の間に設置することが有効である。

【0003】キャパシタのインダクタンスを低下させる

方法として、導電性の基板を用いてキャパシタを構成す る電極部の抵抗を低下させる方法が特開平8-88318号公 報で、複数個のキャパシタを用いて2つの電極層を流れ る電流方向を逆方向とする方法が特開平10-33519号公 報で、キャパシタの電極形状を長方形とし、2つの容量 取り出し部を同一方向の長辺に設けて2つの電極層を流 れる電流方向を逆方向とする方法が特開平10-256080号 公報で述べられている。

【0004】デカップリングキャパシタはICのできる だけ近い場所に設置するのが効果的であり、半導体チッ プに直接形成することが望ましい。しかし、この場合、 半導体チップの面積が増大してコスト高となり、また、 製造工程が複雑で長くなるため、デカップリングキャパ シタの不良によって半導体チップ自身の歩留りが低下す

【0005】一方、デカップリングキャパシタを外付け 部品として配線基板上に配置させると、これらの部品と 半導体チップの間の接続距離が長くなり、配線インダク タンスが大きくなるため、デカップリングキャパシタの 効果が不十分となってしまう。これらの問題に対応する ため、半導体チップをマザーボードやドーターボードと 呼ばれる配線基板に実装する場合に用いられる中間基板 (インターポーザ、あるいは、半導体チップキャリア) に、デカップリングキャパシタを内蔵させることが特開 平6-318672号や特開平8-148595号、特開平9-213835 号公報等で提案されている。デカップリングキャパシタ は、特開平6-318672号と特開平9-213835号公報ではべ ース基板の表面に、特開平8-148595号公報ではベース 基板の内部に形成されている。

#### [0006]

【発明が解決しようとする課題】従来は、インターポー ザのベース基板として、アルミナやガラスセラミック (ホウケイ酸系ガラス、コージェライト系ガラス、アノ ーサイト系ガラス等から構成される)、ムライト系セラ ミック、等のセラミック系基板が主に用いられてきた。 この他のベース基板として、有機または無機ポリマ、ポ リイミドーエポキシ、エポキシーファイバガラス、テフ ロン、シリコン等の材料が特開平6-318672で提案され ている。

【0007】セラミック系基板はその表面は必ずしも平 40 滑、平坦ではない。そのため、その表面にキャパシタを 形成する場合、誘電体層を厚く形成する必要があり、誘 電率の高い材料を用いても容量密度が高く、インダクタ ンス成分が少ないキャパシタを得ることは困難である。 誘電体層を薄くすることにより容量密度を増大させてイ ンダクタンス成分を低減するためには、セラミック系基 板の表面の平坦化・平滑化が必要となる。しかし、この セラミック系基板の表面の平坦化・平滑化はボイド等の 存在により難しく、製造工程を長いものとする。セラミ ック系基板の表面の平坦化・平滑化にポリイミド等の有 50 により、スイッチングノイズを低減できる半導体装置を

機系絶縁樹脂を用いるのも一つの方法だが、その耐熱性 や機械的特性によって採用する材料やプロセスが制限を 受け、十分な容量密度のキャパシタを内蔵する回路基板 が得られるとは限らない。たとえば、高い誘電率を示す ペロプスカイト構造酸化物からなる誘電体層を用いたキ ャパシタでは、その特性を十分引き出すためには、600 ℃以上の髙温プロセスを酸化性の雰囲気で行うことが必 要である。従って、500℃以上の高温プロセスを適用す ることが困難な有機系絶縁樹脂上にキャパシタを形成す る場合、十分な容量密度を有するキャパシタを内蔵する 回路基板を得ることは難しい。また、セラミック系ベー ス基板内の導電性ビアがCuやW等の酸化性雰囲気等耐 環境性に乏しい材料から構成されている場合にも、酸化 性雰囲気での上記高温プロセスを適用することはできな いので、髙い誘電率を示すペロブスカイト構造酸化物か らなる誘電体層を用いても、キャパシタの誘電体材料に 見合った容量密度を得ることは困難である。デカップリ ングキャパシタのセラミック系ベース基板内部への形成 は、厚膜ペーストの印刷、乾燥、焼成等の工程からなる いわゆる同時焼成グリーンシート多層プロセスで作製さ 20 れる。そのため、製造工程において、基板寸法変化が発 生し、この寸法変化を吸収するための整合層が必要とな る。また、キャパシタをセラミック系ベース基板の内部 に内蔵させる場合、ベース基板の材質(熱膨張係数や耐 環境性等)や製造条件(温度や雰囲気等)によってキャパ シタの誘電体等の材料が制限される。その上、誘電体層 を厚くして耐圧不良を防止する必要があることから、容

6

【0008】また、前述した特開平10-256080号公報に おいても述べられているように、キャパシタの大幅なイ ンダクタンス低減のためには、髙周波領域においても髙 い誘電率を示す誘電体薄膜を用いて、(1)電極面積を小 さくし、(2)対面する電極を流れる電流を逆方向にし、 その電流経路をできるだけ短くする構造を実現し、(3) 並列分割構造により共振周波数を動作周波数より高くす る必要がある。

量密度が高く、インダクタンスが低いキャパシタを得る

ことは困難である。

【0009】本発明は、以上のことに鑑みてなされたも のであり、その第1の目的は、ペロブスカイト構造酸化 物等の誘電率の高い誘電体層を用いた低インダクタンス キャパシタを内蔵させることのできる、インターポーザ に適した、回路基板を提供し、また、この内蔵させたキ ャパシタをデカップリングキャパシタとして用いること により、実装密度を低下させることなくスイッチングノ イズを低減できる半導体装置を提供することにある。本 発明の第2の目的は、ペロブスカイト構造酸化物等の誘 電率の高い誘電体層を用いた低インダクタンスキャパシ タを集積させることのできる回路基板を提供し、このキ ャパシタをデカップリングキャパシタとして用いること

30

[0010]

提供することにある。

: .

【課題を解決するための手段】上記目的は、ベース基板 の表面(第1の主表面)上に、第1の電極、誘電体層、第 2の電極が順次積層してなるキャパシタが形成され、上 記ベース基板内に、上記ベース基板の表面(第1の主表 面)と裏面(第2の主表面)を電気的に接続するために設 けられた、複数個の導電性ビアを有する回路基板であっ て、上記ベース基板を導電性部材により構成して上記キ ャパシタの第1の電極の一部として用い、上記導電性ビ アを絶縁性部材により上記ベース基板より電気的に分離 するとともに、上記導電性ビアの少なくとも1つを上記 キャパシタの第2の電極に接続し、上記回路基板の表裏 面に、上記ベース基板と電気的に接続された第1の接続 端子と上記ベース基板と電気的に絶縁された第2の接続 端子が隣接して配設された、少なくとも1組以上の実装 用接続端子対を設け、上記回路基板の表面上に設けられ た少なくとも1組の実装用接続端子対の上記第2の接続 端子を上記キャパシタの第2の電極に接続し、上記回路 基板の裏面上に設けられた少なくとも1組の実装用接続 端子対の第2の接続端子を上記キャパシタの第2の電極 に接続される導電性ビアに接続し、上記ベース基板の表 裏面を横切る平面の中に、上記キャパシタの上記第2の 電極に接続される上記第2の接続端子を有する上記回路 基板の表面上に設けられた実装用接続端子対を構成する それぞれの接続端子の少なくとも一部と、上記キャパシ タの上記第2の電極に接続された上記導電性ビアに接続 される第2の接続端子を有する上記回路基板の裏面上に 設けられた実装用接続端子対を構成するそれぞれの接続 端子の少なくとも一部とを含む平面を存在させた、請求 項1に記載のキャパシタを内蔵した回路基板によって達 成される。

7

【0011】請求項2に記載のキャパシタを内蔵した回 路基板は、少なくとも第1の主表面と第2の主表面を有す るベース基板の第1の主表面上に、第1の電極、誘電体 層、第2の電極が順次積層してなるキャパシタが形成さ れ、上記ベース基板内に、上記ベース基板の第1の主表 面と第2の主表面を電気的に接続するために設けられ た、少なくとも1個以上の導電性ビアを有する回路基板 であって、上記ベース基板は導電性部材により構成され 40 て上記キャパシタの第1の電極の一部として用いられ、 上記導電性ピアは絶縁性部材により上記ベース基板より 電気的に分離されるとともに、上記導電性ビアの少なく とも1つは上記キャパシタの第2の電極に接続され、上記 回路基板の上記2つの主表面上に、上記ベース基板と電 気的に接続された第1の接続端子と上記ベース基板と電 気的に絶縁された第2の接続端子が隣接して配設され た、少なくとも1組以上の実装用接続端子対が設けら れ、上記第1の主表面上に設けられた少なくとも1組の実 装用接続端子対の上記第2の接続端子が上記キャパシタ

の第2の電極に接続され、上記第2の主表面上に設けられ た少なくとも1組の実装用接続端子対の第2の接続端子が 上記キャパシタの第2の電極に接続される導電性ビアに 接続され、上記キャパシタの上記第2の電極に接続され る上記第2の接続端子を有する上記第1の主表面上に設け られた実装用接続端子対を構成する上記第2の接続端子 の少なくとも一部と上記キャパシタの上記第2の電極に 接続される上記導電性ビアと接続される上記第2の接続 端子を有する上記第2の主表面上に設けられた実装用接 続端子対を構成する上記第2の接続端子の少なくとも一 10 部を含む平面と、上記キャパシタの上記第2の電極に接 続される上記第2の接続端子を有する上記第1の主表面上 に設けられた実装用接続端子対を構成する上記第1の接 続端子の少なくとも一部と上記キャパシタの上記第2の 電極に接続される上記導電性ビアと接続される上記第2 の接続端子を有する上記第2の主表面上に設けられた実 装用接続端子対を構成する上記第1の接続端子の少なく とも一部を含む平面、とが、上記キャパシタの上記第2 の電極に接続される上記第2の接続端子を有する上記第1 の主表面上に設けられた実装用接続端子対と上記キャパ シタの上記第2の電極に接続される上記導電性ビアと接 続される上記第2の接続端子を有する上記第2の主表面上 に設けられた実装用接続端子対の間で交差する、ことを 特徴とするものである。

【0012】請求項3に記載のキャパシタを内蔵した回 路基板は、少なくとも第1の主表面と第2の主表面を有す るベース基板の第1の主表面上に、第1の電極、誘電体 層、第2の電極が順次積層してなるキャパシタが形成さ れ、上記ベース基板内に、上記ベース基板の第1の主表 面と第2の主表面を電気的に接続するために設けられ た、少なくとも1個以上の導電性ビアを有する回路基板 であって、上記ベース基板は導電性部材により構成され て上記キャパシタの第1の電極の一部として用いられ、 上記キャパシタの上記第2の電極は所定の領域に限定さ れた第2の電極パターンとして設けられ、上記導電性ビ アは絶縁性部材により上記ベース基板より電気的に分離 されるとともに、上記導電性ビアの少なくとも1つは上 記キャパシタの第2の電極に接続され、上記回路基板の 上記2つの主表面上に、上記ベース基板と電気的に接続 された第1の接続端子と上記ベース基板と電気的に絶縁 された第2の接続端子が隣接して配設された、少なくと も1組以上の実装用接続端子対が設けられ、上記第1の主 表面上に設けられた少なくとも1組の実装用接続端子対 の上記第2の接続端子が上記キャパシタの第2の電極に接 続され、上記第2の主表面上に設けられた少なくとも1組 の実装用接続端子対の第2の接続端子が上記キャパシタ の第2の電極に接続される導電性ビアに接続され、上記 キャパシタの上記第2の電極に接続される上記第2の接続 端子を有する上記第1の主表面上に設けられた実装用接 続端子対を構成する上記第1の接続端子の少なくとも一

9

部と上記キャパシタの上記第2の電極に接続される上記 導電性ピアと接続される上記第2の接続端子を有する上 記第2の主表面上に設けられた実装用接続端子対を構成 する上記第1の接続端子の少なくとも一部を含む、上記 ベース基板の第1の主表面にほぼ垂直な平面が上記キャ パシタの上記第2の電極パターンの少なくとも一部と交 差する、ことを特徴とするものである。

【0013】請求項1乃至3に記載のキャパシタを内蔵 した回路基板によれば、回路基板の一方の表面上(例え ば、第1の主表面、表面)に設けられた実装用接続端子対 に半導体チップを、他方の主表面(例えば、第2の主表 面、裏面)に設けられた実装用接続端子対に配線基板を 接続することによって、インターポーザとして適用でき る、キャパシタを内蔵した回路基板を提供できる。ここ で、上記接続端子をバンプにすると、表面実装が可能に なり、実装密度を高くできる。また、かかる構成では、 (1) キャパシタを構成する2つの電極に接続する端子を隣 接させることにより電流経路のループ断面積を小さく し、(2)キャパシタを構成する2つの電極を反対方向に流 れる電流成分が多くなるようにし、(3) 導電性のベース 基板を下部電極の一部に用いることにより、下部電極の 抵抗を低下させている。このため、回路基板に内蔵させ るキャパシタのインダクタンス成分を低く抑制すること ができる。さらに、ベース基板として、例えば1000℃以 上の融点を有する高融点材料を用いることにより、500 ℃以上の髙温プロセスの適用が可能になる。そのため、 誘電率が高いペロブスカイト構造酸化物を誘電体層とす ることが可能になり、回路基板に内蔵させるキャパシタ の容量を増大させることができる。

【0014】また、請求項3に記載のキャパシタを内蔵させた基板の場合、キャパシタを構成する第2の電極(上部電極)が所定の領域に限定された電極パターンとして設けられ、上記第2の電極内の電流経路を規定している。これにより、キャパシタを構成する第1の電極と第2の電極の間のカップリングを強くし、第1の電極と第2の電極の間の相互インダクタンスによるキャパシタのインダクタンス低減を効果的にしている。

【0015】請求項4に記載のキャパシタを内蔵した回路基板は、ベース基板の第1の主表面上に、第1の電極、誘電体層、第2の電極が順次積層してなるキャパシタが形成された回路基板であって、上記ベース基板は導電性部材により構成されて上記キャパシタの第1の電極の一部として用いられ、上記回路基板の上記第1の主表面上に、上記ベース基板と電気的に接続された第1の接続端子と上記ベース基板と電気的に絶縁された第2の接続端子が隣接して配設された、少なくとも2組以上の実装用接続端子対が設けられ、上記第1の主表面上に設けられた少なくとも2組の実装用接続端子対の上記第2の接続端子が上記キャパシタの第2の電極に接続され、上記キャパシタの第2の電極に接続される上記第2の接続端子

10 を有する上記接続端子対のそれぞれの接続端子の少なく

とも一部を含む、上記ベース基板の第1の主表面を横切 る平面が存在する、ことを特徴とする、ものである。 【0016】請求項5に記載のキャパシタを内蔵した回 路基板は、ベース基板の第1の主表面上に、第1の電 極、誘電体層、第2の電極が順次積層してなるキャパシ タが形成された回路基板であって、上記ベース基板は導 電性部材により構成されて上記キャパシタの第1の電極 の一部として用いられ、上記回路基板の上記第1の主表 面上に、上記ベース基板と電気的に接続された第1の接 続端子と上記ベース基板と電気的に絶縁された第2の接 続端子が隣接して配設された、少なくとも2組以上の実 装用接続端子対が設けられ、上記第1の主表面上に設け られた少なくとも2組の実装用接続端子対の上記第2の接 続端子が上記キャパシタの第2の電極に接続され、上記 キャパシタに接続された少なくとも2組の上記実装用接 続端子対の上記第1の接続端子の少なくとも一部を含む 上記ベース基板の主表面にほぼ垂直な平面と上記第2の 接続端子の少なくとも一部を含む上記ベース基板の主表 面にほぼ垂直な平面が、上記キャパシタに接続された少

なくとも2組の上記実装用接続端子対の間で交差する、

ことを特徴とするものである。

【0017】請求項6に記載のキャパシタを内蔵した回 路基板は、ベース基板の第1の主表面上に、第1の電 極、誘電体層、第2の電極が順次積層してなるキャパシ タが形成された回路基板であって、上記ベース基板は導 電性部材により構成されて上記キャパシタの第1の電極 の一部として用いられ、上記キャパシタの上記第2の電 極は所定の領域に限定された第2の電極パターンとして 設けられ、上記回路基板の上記第1の主表面上に、上記 ベース基板と電気的に接続された第1の接続端子と上記 ベース基板と電気的に絶縁された第2の接続端子が隣接 して配設された、少なくとも2組以上の実装用接続端子 対が設けられ、上記第1の主表面上に設けられた少なく とも2組の実装用接続端子対の上記第2の接続端子が上記 キャパシタの第2の電極に接続され、上記キャパシタの 上記第2の電極に接続される上記第2の接続端子を有する 少なくとも2組の上記実装用接続端子対を構成する少な くとも2つの上記第1の接続端子の少なくとも一部を含 む、上記ベース基板の第1の主表面にほぼ垂直な平面が 上記キャパシタの上記第2の電極パターンの少なくとも 一部と交差する、ことを特徴とするものである。

【0018】請求項4乃至請求項6に記載のキャパシタを内蔵した回路基板によれば、キャパシタを構成する2つの電極に接続する端子を隣接させることにより電流経路のループ断面積を小さくし、また、2つの電極を流れる電流に反対成分を増加させることができるので、インダクタンス成分が小さいキャパシタを集積した回路基板を提供できる。また、ベース基板として、例えば1000℃以上の融点を有する高融点材料を用いることにより、50

20

30

11

○℃以上の高温プロセスの適用が可能になるため、誘電率が高いペロブスカイト構造酸化物を誘電体層として用いることができる。これにより、容量密度が高いキャパシタを得ることができ、さらに、ベース基板内にピアを設けていないことから電極面積を増大させることができ、大容量のキャパシタを集積した回路基板を提供できる。また、請求項6に記載のキャパシタを内蔵させた基板の場合、キャパシタを構成する第2の電極(上部電極)が所定の電極パターンとして設けられ、上記第2の電極(上部電極)内の電流経路を規定している。これにより、キャパシタを構成する第1の電極と第2の電極の間のカップリングを強くし、第1の電極と第2の電極の間の相互インダクタンスによるキャパシタのインダクタンス低減を効果的にしている。

【0019】請求項7に記載のキャパシタを内蔵した回路基板は、請求項3あるいは請求項6に記載のキャパシタを内蔵した回路基板において、上記キャパシタを構成する上記誘電体層が上記第2の電極パターンに対応して所定の形状に分離する、ことを特徴とするものである。かかる構成により、集積されたキャパシタ間のクロストーク等の相互干渉を低減できる。

【0020】請求項8に記載のキャパシタを内蔵した回路基板は、請求項1乃至請求項7に記載のキャパシタを内蔵した回路基板において、上記ベース基板の第2の主表面に第1の電極、誘電体層、第2の電極が順次積層されてなる第2のキャパシタが形成され、上記ベース基板が、該第2のキャパシタと上記第1の主表面上に形成されたキャパシタに対する共通な第1の電極として用いられる、ことを特徴とするものである。すなわち、導電性のベース基板の両面(第1及び第2の主表面)にキャパシタを形成し、ベース基板を両面に形成したキャパシタに対して共通な第1の電極として用いることを特徴としており、回路基板が内蔵するキャパシタの容量を増大させることができる。

【0021】請求項9に記載のキャパシタを内蔵した回路基板は、請求項8に記載のキャパシタを内蔵した回路基板において、上記第1の主表面上に形成されたキャパシタを構成する第2の電極と上記第2のキャパシタを構成する上記第2の電極が、上記第1の主表面上あるいは/かつ上記第2の主表面上に設けられた少なくとも2組の同じ実装用接続端子対の上記第2の接続端子に接続される、ことを特徴とするものである。かかる構成によれば、ベース基板の表裏面に形成されたキャパシタを並列接続されることになり、回路基板が内蔵するキャパシタの容量が増大する。

【0022】請求項10に記載の半導体装置は、請求項1 乃至9に記載のキャパシタを内蔵した回路基板の少なく とも1つの主表面に設けられた少なくとも1組以上の上記 接続端子対に半導体チップあるいは/かつ配線基板が接 続される、ことを特徴とするものである。かかる構成に よれば、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズを低減できる半導体装置を提供できる。

[0023]

【発明の実施の形態】〈第1の実施の形態〉図1〜図6により、本発明の第1の実施の形態について説明する。 【0024】図1と図3、図4は本発明の実施の形態を要

部断面図で示したものである。図1において、1000は本 発明を適用したキャパシタを内蔵する回路基板を、100 は回路基板1000の第1の主表面側の面を、200は回路基板 1000の第2の主表面側の面を、1は導電性部材からなるべ ース基板を、2はベース基板1の第1の主表面100側と第2 の主表面200側を電気的に接続する導電性ビアを、3は導 電性ビア2とベース基板1を電気的に絶縁するビア絶縁層 を、4は回路基板1000に内蔵されたキャパシタを、40は 該キャパシタ4を構成する誘電体層を、41と42はキャパ シタ4を構成する電極を、5はベース基板1の主表面100側 に形成された保護層を、6は導電性薄膜パターンを、71と 81は回路基板1000の第1の主表面100側に設けられた接続 端子を、72と82は回路基板1000の第2の主表面200側に設 けられた接続端子を、9は接続端子71、81、72、82の上 に形成された端子メタライズ層を、11はキャパシタ4と 第1の主表面100側を被覆するように形成された第1の絶 縁層を、12は導電性薄膜パターン6や接続端子71、81を 被覆するように設けられた第2の絶縁層を、21は第2の主 表面200側に形成された第3の絶縁層を、22は第3の絶縁 層の上層に形成された第4の絶縁層、を示す。ここで は、キャパシタ4を構成する電極のうち、ベース基板1 側の電極41を第1の電極、該第1の電極の対向電極42を 第2の電極と呼ぶことにする。キャパシタ4を構成する 第1の電極41は、第1電極層410と保護層5、ベース基板1 から構成されている。保護層5は導電性部材から構成さ れ、キャパシタ4の第1の電極の一部として用いられると ともに、キャパシタ4の形成工程からベース基板1を保 護する。キャパシタ4の他方の電極(第2の電極)42は、導 電性薄膜パターン6により導電性ビア2に接続されてい る。導電性ビア2はベース基板1と同じ導電性部材から形 成されている。ピア絶縁層3は、ベース基板1と導電性ビ ア2を電気的に絶縁するためにベース基板1と導電性ビア 3の間に設けられるものである。第1の絶縁層11は、キャ パシタ4の第2の電極42及び導電性薄膜パターン6、接続 端子72とベース基板1が短絡するのを防止するために形 成される。また、この第1の絶縁層11により、接続端子7 1とキャパシタ4の第2の電極42の間の電気的な絶縁を確 保している。第2の絶縁層12、はベース基板 1の主表面1 00側に形成されたキャパシタ4の保護等、用途に応じて 第1の絶縁層11より上層に形成された絶縁層である。第3 の絶縁層21はベース基板1の第2の主表面200側を保護 し、ベース基板1と接続端子82の短絡を防止するために 設けられるものである。第4の絶縁層22は回路基板1000

50

13

の保護や接続信頼性確保のため、必要に応じて形成する ものである。なお、図1では、キャパシタ4搭載部の詳細 をわかりやすくするため、回路基板の主表面の部分を拡 大した。特に、膜厚方向を拡大した。

【0025】図2は図1に示した回路基板1000の第1の主 表面100側の要部平面図であり、接続端子の配置状態や キャパシタ4のパターン形状の一部を示すものである。 図において、Xで示した範囲は端子メタライズ層9と第2 の絶縁層12を除去した場合の回路基板1000の第1の主表 面100側の要部平面図であり、接続端子の配置状態を示 している。回路基板1000の第1の主表面100側では、v1~ y3で示した一点鎖線とx1で示した一点鎖線の交点に接続 端子71が、y1~y3で示した一点鎖線とx2で示した一点鎖 線の交点に接続端子81が、y1~y3で示した一点鎖線とx3 で示した一点鎖線の交点に導電性薄膜パターン6が、設 けられている。回路基板1000の第2の主表面200側では、 y1~y3で示した一点鎖線とx4で示した一点鎖線の交点に 接続端子72(図示せず)が、y1~y3で示した一点鎖線とx3 で示した一点鎖線の交点に接続端子82(図示せず)が、設 けられている。導電性薄膜パターン6によりキャパシタ4 の第2の電極42と導電性ビア2が接続されている。Yで示 した範囲は端子メタライズ層9と第2の絶縁層12、第1の 絶縁層11を除去した場合の回路基板1000の第1の主表面1 00側の要部平面図であり、キャパシタ4の平面パターン 形状を示している。(2a)は、キャパシタ4の第2の電極42 と誘電体層40はいずれもが分離されていない場合を示し ている。それに対し、(2b)はキャパシタ4の第2の電極42 が各接続端子対に対応して分離されている場合を、(2c) はキャパシタ4の第2の電極42と誘電体層40のいずれもが 各接続端子対に対応して分離されている場合、を示す。 ここで、接続端子対とは、たとえば、y1で示される一点 鎖線とx1、x2で示される一点鎖線の交点に存在する第1 の主表面上の接続端子と、y1で示される一点鎖線とx3、 x4で示される一点鎖線の交点に存在する第2の主表面上 の接続端子と、を示している。

【0026】かかる構成によれば、回路基板の第1の主 表面100(あるいは、第2の主表面200)側の接続端子に半 導体チップを、回路基板の第2の主表面(あるいは、第1 の主表面)側に設けられた接続端子に配線基板 (マザー ボードやモジュール基板)を接続することができるの で、この実施の形態で示した回路基板1000により、イン ターポーザ(中間基板)として好適な、キャパシタを内蔵 した回路基板を提供できる。

【0027】この実施の形態で示した回路基板1000のキ ャパシタ4では、キャパシタ4の第1の電極に接続され る接続端子と第2の電極に接続される接続端子が、同一 主表面において隣接して配設されている。すなわち、第 1の主表面100側では、接続端子71と81が、第2の主表 面200側では、接続端子72と82が隣接して設けられてい る。これにより、キャパシタ4を流れる電流経路のルー 50 14

プ断面積を小さくできる。また、上記ベース基板1の表 裏面を横切る平面の中に、上記キャパシタ4の上記第2 の電極42に接続される上記第2の接続端子を有する上記 回路基板の表面(第1の主表面100)側に設けられた実 装用接続端子対を構成する接続端子(図1では、接続端

子71、81)の少なくとも一部と、上記キャパシタ4の上 記第2の電極に接続された上記導電性ビア2に接続され る第2の接続端子を有する上記回路基板の裏面 (第2の

主表面200) 側に設けられた実装用接続端子対を構成す る接続端子(図1では、接続端子72、82)の少なくとも 10

一部を含む平面が存在するように、各接続端子(図1で は、第1の主表面100側の接続端子71、81および第2の 主表面200側の接続端子72、82) が配置されている。こ

れにより、回路基板1000のキャパシタ4では、キャパシ タ4の第1の電極41を流れる電流と第2の電極42を流れ

る電流の中に、お互いに方向が反対となる成分が多くな る。この電流方向が反対になることによって発生する第 1の電極41と第2の電極42の間の相互インダクタンス

と、上述したキャパシタ4を流れる電流経路のループ断 面積の低減は、キャパシタ4のインダクタンス成分を低 減させる。キャパシタ4の第1の電極41と第2の電極42 の間の相互インダクタンスによるインダクタンス成分に

対する低減効果を大きくするためには、第1の主表面100 側の接続端子72と導電性パターン6(あるいは、第2の主 表面側の接続端子82)の間の距離、第1の主表面側の接続 端子71と第2の主表面側の接続端子81の間の距離を大き

くし、キャパシタの電極を流れる電流に方向性をもたせ ることが重要である。電極を流れる電流に方向性をもた せるためには、キャパシタ4の第2の電極42を接続端子対 ごとに分離し、電流経路を規定することが望ましく、そ

に、誘電体層40を各接続端子対に対応して分離する場 合、隣接するキャパシタ間のクロストークを抑制し、ま た、キャパシタ構成層の膜応力の基板全体への広がりを

防止できる効果も得られる。

の例が図2の(2b)である。また、図2の(2c)に示すよう

【0028】また、第1の実施の形態で示した回路基板1 000において、上記ベース基板1を接地電極に、キャパシ タ4の第2の電極と接続された導電性ビア2を電源電極に 接続することにより、キャパシタ4をデカップリングキ ャパシタとして働かせることができる。すなわち、本実 施の形態によれば、インダクタンス成分を低減したキャ パシタをデカップリングキャパシタとして内蔵させた、 インターポーザとして好適な回路基板を提供できる。

【0029】次に、第1の実施の形態を示した図1の回路 基板1000の製造方法について説明する。図5と図6は、回 路基板1000の製造工程の一例を要部断面図で示した工程 フロー図である。

【0030】まず、図5を参照にしながら、回路基板100 0の製造工程について説明する。

【0031】(1a) ベース基板の準備:たとえば、42アロ

イ(鉄FeとニッケルNiを主成分とする合金)等の導電性部材を適正な大きさに切り出し、必要に応じて表面研磨等を行って平滑にし、ベース基板1とする。次いで、ベース基板1の脱脂処理、中性洗剤やアルカリ洗剤による洗浄を行い、表面を消浄にする。

【0032】(1b) 保護層の形成:ベース基板1上に、スパッタ法や真空蒸着法等の物理的手法、化学蒸着法、ソルゲル法、MOD (Metal Organic Decomposition)法、めっき法等の周知の手法を用いて保護層5を成膜する。保護層5としては、キャパシタ4形成プロセスにおいても安定で、ベース基板1を保護できる、導電性酸化物や白金属材料が望ましい。たとえば、導電性酸化物としては、酸化スズ混合物(Indium Tin Oxide, 通常ITOと略す)を用いる。

【0033】(1c) キャパシタの形成:ベース基板1の第 1の主表面100上に、スパッタ法や真空蒸着法等の物理的 手法、化学蒸着法、ゾルゲル法、MOD法、めっき法等の 周知の手法を用いて、第1電極層410を成膜する。第1 の電極層410の材料としては、この上に堆積する誘電体 層40との整合性を考えて選択する。例えば、チタン酸ス トロンチウム(SrTiO3)やBST(Barium Strontium Titan ate) 等のペロブスカイト構造酸化物を誘電体層40に用い る場合、白金(Pt)やルテニウム(Ru)等を用いればよい。 第1の電極層410上に、スパッタ法や真空蒸着法等の物 理的手法、化学蒸着法、ゾルゲル法、MOD法等の周知の 成膜手法を用いて誘電体層40を形成する。大容量のキャ パシタを必要とする場合には、誘電体層40の材料として SrTiO3やBST等のペロブスカイト構造酸化物を選択す る。次いで、600~900℃の熱処理を行い、誘電体層40の 結晶性を改善する。これにより、誘電体層40の誘電率を 高くできる。誘電体層40上に、導電性薄膜をスパッタ法 等の物理的手法、化学蒸着法、ゾルゲル法、MOD法等の 周知の手法を用いて成膜し、フォトエッチング等の周知 の手法によりパターン形成を行い、第2の電極42を設け る。第2の電極42に用いる材料は誘電体層40に合わせて 選択すれば良い。次いで、周知のフォトエッチング法を 用いて誘電体層40を加工し、誘電体層40の不要な部分を 除去する。なお、第1の電極層410は必ずしも必要ではな く、省略しても差し支えない。

【0034】(1d) 導電性ビアの形成:フォトエッチング 法(ウェットエッチングやドライエッチングを含む)やレーザ加工法等、周知の手法を用いて、第1の電極層410、保護層5、ベース基板1を順次加工し、ベース基板1の第1の主表面100側に導電性ビア2を形成する。この場合、導電性ビア2の周囲のスルーホールを貫通スルーホールとはせずにベース基板1内部の途中で止める。これにより、ベース基板1と同じ部材からなる導電性ビア2が形成される。

【0035】(1e) ビア絶縁層の充填および第1の絶縁層の形成:真空ホットプレス法等の手法を用いてプリプレ

グ等の有機絶縁シートをベース基板1の第1の主表面100 側に貼り付け、導電性ビア2の周囲にビア絶縁層3を充填し、第1の主表面100側に第1の絶縁層11を形成する。なお、有機絶縁材料としては、スルーホールへの埋め込み性や加工性、耐熱性を考慮して選択すればよい。また、液状の絶縁材料をディップ法や印刷法、スプレー塗布、転写法等、別の手法を用いて形成しても差し支えない。また、ここでは、ビア絶縁層2と第1の絶縁層11を同一工程で、同じ材料から形成しているが、これに限定される10 ことはなく、異なる材料を用いて、別々の工程により形成しても差し支えない。

16

【0036】(1f) ベース基板第2の主表面側の除去: エッチングや研磨等周知の手法を用いてベース基板1の 第2の主表面200側の部分を、ビア絶縁層3が見えるまで 除去する。次いで、洗浄を行い、ベース基板1の第2の主 表面200側を清浄にする。これにより、導電性ビア2がベ ース基板1から電気的に絶縁される。

【0037】以下、図6を参照にしながら説明する。

【0038】(1g) 第3の絶縁層の形成:真空ホットプレス法等の手法を用いてプリプレグ等の有機絶縁シートをベース基板1の第2の主表面200側に貼り付け、第2の主表面200側に第3の絶縁層21を形成する。なお、有機絶縁材料としては、スルーホールへの埋め込み性や加工性、耐熱性を考慮して選択すればよい。

【0039】また、液状の絶縁材料をディップ法や印刷 法、スプレー塗布、転写法、等、別の手法を用いて形成 しても差し支えない。

【0040】(1h) 第1の絶縁層及び第3の絶縁層へのスルーホール形成:フォトエッチング法(ウェットエッチ30 ング、ドライエッチング等)やレーザ加工法、等の周知の方法を用いて、第1の絶縁層11と第3の絶縁層21の中にスルーホール13を形成する。この場合、研磨法やドライエッチング法、等の周知の方法を用いて、第1の絶縁層11と第3の絶縁層21を薄膜化してから、第1の絶縁層11と第3の絶縁層21の中にスルーホール13を形成しても差し支えない。

【0041】(1i) 導電性薄膜パターンの形成:スパッタ 法や真空蒸着等の物理的手法、化学蒸着法、ゾルゲル 法、めっき法等の周知の手法を用い、第1の主表面100側 の第1の絶縁層11と第2の主表面200側の第3の絶縁層21を 被覆するように導電性薄膜層を成膜する。次いで、フォトエッチング法、等の周知の手法を用いて導電性薄膜パターン6と接続端子71、81を第1の主表面100側に、接続端子72、82を第2の主表面200側、に形成する。この工程で形成される導電性薄膜パターン6により、第1の主表面100側に形成されたキャパシタ4の第2の電極42と導電性ビア2が電気的に接続される。この後の工程では、400で以上の高温プロセスを通す必要がないので、導電性薄膜パターン6や接続端子71、81、72、82の材料として、

耐酸化性に問題がある銅(Cu)や耐熱性に問題があるアル

17

ミニウム(AI)等の低抵抗材料を用いることができる。ただし、Cuは単独では用いず、CrやTiで挟み込んだCr/Cu/Cr積層膜やTi/Cu/Ti積層膜として使用する。

【0042】(1j) 第2の絶縁層及び第4の絶縁層の形成:スピン塗布法など周知の手法により有機系絶縁樹脂を塗布し、乾燥、硬化を行って、第1の主表面100側に第2の絶縁層12を、第2の主表面200側に第4の絶縁層22を、成膜する。次いで、フォトエッチング等の周知の手法を用いてスルーホール14を形成する。この場合、有機系絶縁樹脂として感光性材料を選択し、塗布、乾燥、露光、現像、硬化の各工程により形成しても良い。この場合には、有機絶縁樹脂を加工(エッチング)する工程を省略できる。また、有機系絶縁樹脂としてプリプレグ等の絶縁シートを選択し、この絶縁シートを真空ホットプレス法等により基板の両面に貼り付け、レーザ加工等によりスルーホール14を形成しても差し支えない。

【0043】(1k) 端子メタライズ層の形成: 選択した接続手法に適合した材料をスパッタ法や真空蒸着法、めっき法等の周知の成膜手法により成膜し、フォトエッチング法等の周知の手法によりパターン形成を行い、回路 20基板の第1の主表面100側の接続端子71、81と第2の主表面200側の接続端子72、82に対する端子メタライズ層9を形成する。接続端子メタライズ層9に用いる材料は接続手法によって選択することになるが、はんだ接続を前提にする場合には、Au/Ni/Cr積層膜やNi-Cu/Cr積層膜等を用いればよい。ここで、A/BはBの上にAが積層されることを示す。

【0044】これで、図1に示した回路基板1000が完成する。ここで述べた回路基板の製造方法で特徴的な点は、ベース基板1上にキャパシタ4を形成してから、ベース基板1内に該ベース基板と同じ導電性部材からなる導電性ビア2を形成しているところにある。かかる製造方法によれば、ベース基板1として耐熱性や耐酸化性に優れた材料を用いることにより、キャパシタ4の形成温度の上昇と酸化性雰囲気での熱処理等が可能になり、誘電体材料の選択幅が広がる。

【0045】半導体チップ内で発生するスイッチングノイズを抑制するためのデカップリングキャパシタに対し、大容量と実装密度の向上が要求されており、誘電率の大きな材料でキャパシタの誘電体層を形成することが 40 重要な課題となっている。この要求に応える材料として、SrTi03や(Ba, Sr)Ti03、Pb(Zr, Ti)03、Pb(Mg1/3Nb2/3)03等のペロブスカイト構造酸化物が期待されている。しかし、これらの材料の誘電率を本来の値に近づけて高くするためには、酸化性雰囲気での600℃~900℃の熱処理が必要である。従って、酸化性雰囲気での600℃~900℃の熱処理が可能になるように、上記ベース基板1の材料としては1000℃以上の融点を有する高融点材料であることが望ましい。このような材料として、タングステン、ニッケル、モリブデン、タンタル、等を上げる 50

ことができる。また、ニッケルやクロム、コバルト、アルミニウム、等を含む鉄合金も有望である。その理由は、加工が容易で、熱膨張係数等をその組成によって調整できるからである。なお、本実施例で用いている42アロイは、鉄とニッケルを主成分とした合金である。

18

【0046】この実施の形態では、保護層5として170膜 を用いているが、これに限定されるものではない。すな わち、保護層5は、ベース基板1が耐酸化性に乏しい場合 に、キャパシタ4の形成工程からベース基板1を保護す るために設けるものであり、耐酸化性や耐熱性に優れた 材料であれば差し支えなく、貴金属材料や導電性酸化物 か好ましい。このような貴金属としてPtやRu等の白金属 材料があり、導電性酸化物として酸化インジウム、酸化 スズ、酸化インジウム・酸化スズ混合物(ITO)、酸化亜 鉛、酸化ルテニウム、酸化ロジウム、酸化レニウム、酸 化イリジウム、酸化オスミウム等がある。本発明の場 合、ベース基板1もキャパシタ4の第1の電極41として の働きをするため、保護層5は導電性材料であることが 望ましいが、膜厚を薄くすることによって、酸化シリコ ン、窒化シリコン、酸化アルミニウム、酸化チタン等の 無機系絶縁材料も使用できる。この場合には、ベース基 板1と第1の電極層410とを薄膜保護層5に設けたスルー ホールを介して電気的に接続しておくことも有効であ

【0047】本実施の形態では、第1の電極層410としてPtやRuを用いているが、これに限定されるものではなく、その上に成膜する誘電体の膜質を劣化させない材料や、結晶性の改善など、膜質改善に役立つような材料の中から選択すればよい。そのような材料として、PtやRu30 等の白金属材料、酸化インジウム、酸化スズ、酸化インジウム・酸化スズ混合物(ITO)、酸化亜鉛、酸化ルテニウム、酸化ロジウム、酸化レニウム、酸化イリジウム、酸化オスミウム等の導電性酸化物が好ましい。ただし、これらの材料は保護層5の材料と重複しており、同じ材料を用いるのであれば、保護層5と第1の電極層410のいずれか一方を設ければ良い。

【0048】また、保護層5や第1の電極層410の下地からの剥離を防止するため、接着層として、ベース基板1と保護層5の間、保護層5と第1の電極層410の間、あるいは保護層が無い場合にはベース基板1と第1の電極層410の間に中間層を設けるのも良い。このような材料としては、密着性に優れた、チタン、タンタル、ハフニウム、タングステン、クロム、等の高融点金属およびこれらの窒化物、ニッケル、チタン・タングステン合金等が好ましい。

【0049】本実施の形態では、ベース基板1を融点が1000℃以上の高融点材料で構成しているため、600℃から900℃の熱処理が可能になり、ペロブスカイト構造酸化物を誘電体層40として用いているが、これらに限定さ 50 れるものではなく、1000℃以下のプロセスで形成できる

: .

20

誘電体材料を用いても差し支えない。たとえば、タンタル酸化物やシリコン酸化物、アルミニウム酸化物、チタン酸化物、高温での熱処理を施さないペロブスカイト構造酸化物、などを用いても差し支えない。

【0050】以上述べてきたことから明らかなように、本実施の形態によれば、1000℃までの温度プロセスが可能になるため、600℃~900℃の熱処理を要するペロブスカイト構造酸化物を誘電体層とした、高容量密度のキャパシタを内蔵した回路基板を提供できる。この効果は、CuやWの導体配線を有するセラミック系基板や有機系絶 10 緑樹脂基板をベース基板とした場合には得られない。CuやWの導体配線を有するセラミック系基板では耐プロセス環境性に問題があり、有機系絶縁樹脂基板では耐熱性に問題があるからである。

【0051】また、この製造方法によれば、キャパシタ4の形成後には400℃以上の温度プロセスにする必要としないため、ビア絶縁層3や導電性ビア2の材料に対する高い耐熱性は要求されない。たとえばビア絶縁層3として有機系絶縁樹脂、導電性ビア2としてCu等の適用が可能になる。ビア絶縁層3として有機系絶縁樹脂を用いると、第2の主表面200側に設けた接続端子82に配線基板(図示せず)や半導体チップ(図示せず)を接続した場合の接続端子部の応力緩和に効果がある。ただし、ビア絶縁層3として有機系絶縁樹脂に限定しているのではなく、他のSi02、Ai203、Ti02等からなる無機系絶縁材料などを用いても差し支えない。

【0052】以上述べてきたように、本実施の形態によれば、大容量でインダクタンス成分の少ないキャパシタを内蔵させた、インターポーザとして好適な回路基板を提供できる効果が得られる。

【0053】第1の実施の形態の他の実施例を示したものが、図3と図4である。

【0054】図3に示した回路基板が図1に示した回路基 板1000と異なっている点は、導電性ビア2、第1の主表面 100側の接続端子71と接続端子81、及び、第2の主表面20 0側の接続端子72と接続端子82の位置関係である。回路 基板1000の場合、図の1Aから1Bに向かって、接続端子7 1、接続端子81、接続端子82(導電性ビア2)、接続端子72 の順に配列している。それに対し、図3の(3a)に示した 回路基板3000では、図の1Aから1Bに向かって、接続端子 81、接続端子71、接続端子82(導電性ビア2)、接続端子7 2の順に配列し、同図(3b)に示した回路基板3001では、 接続端子81、接続端子71、接続端子72、接続端子82(導 電性ビア2)の順に配列している。しかし、ここで示した 接続端子や導電性ビアの位置関係の本発明の効果に与え る影響は小さく、図3に示した回路基板3000、3001の場 合にも、図1に示した回路基板1000の場合と同じ効果を 得ることができる。

【0055】図4に示した回路基板4000が図1に示した回路基板1000と異なっている点は、導電性ピア2の材質が

ベース基板1とは異なっている点である。たとえば、導電性ビア2がCu等の材料によりめっき法等の手法を用いて形成されている場合がこれにあたる。この場合、導電性ビア2の製造工程が図5と図6に示した場合と異なってくるが、上述した本発明の効果に対する影響はほとんどない。従って、この場合にも、図1に示した回路基板1000の場合と同じ効果を得ることができる。

【0056】〈第2の実施の形態〉本発明の第2の実施の形態を図7~図9に示す。図7は、本実施の形態の回路基板を要部平面図で示したものであり、図8と図9は要部断面図で示したものである。図において、7000は本発明を適用した回路基板を示し、他の符号は図1~図6の場合と同じである。図8と図9では、キャパシタ4搭載部の詳細をわかりやすくするため、回路基板の主表面の部分を拡大した。特に、膜厚方向を拡大した。

【0057】図7は本実施の形態における回路基板7000 のキャパシタ4を形成した第1の主表面100側の要部平 面図であり、接続端子の配置状態やキャパシタ4のパタ ーン形状のを示すものである。図において、Xで示した 範囲は端子メタライズ層9と第2の絶縁層12を除去した 場合の回路基板7000のキャパシタ4を形成した第1の主 表面100側の要部平面図であり、接続端子の配置状態を 示している。回路基板7000の第1の主表面100側では、y 11およびy21で示した一点鎖線とx11で示した一点鎖線の 交点に接続端子81が、y12およびy22で示した一点鎖線と x11で示した一点鎖線の交点に接続端子71が、y12および y22で示した一点鎖線とx12で示した一点鎖線の交点に導 電性薄膜パターン6が、設けられている。回路基板7000 の第2の主表面200側では、y11およびy21で示した一点 鎖線とx12で示した一点鎖線の交点に接続端子72(図示せ ず)が、y12およびy22で示した一点鎖線とx12で示したー 点鎖線の交点に接続端子82(図示せず)が、設けられてい る。導電性薄膜パターン6によりキャパシタ4の第2の 電極42と導電性ビア2が接続されている。Yで示した範 囲は端子メタライズ層9と第2の絶縁層12、第1の絶縁 層11を除去した場合の回路基板7000の第1の主表面100側 の要部平面図であり、キャパシタ4の平面パターン形状 を示している。本実施の形態の場合、図2の(2b)に示し た場合と同様にキャパシタ4の第2の電極42は各キャパ シタごとに分離されている。

【0058】図8は、図7において、一点鎖線y11、y22で示した領域の一部分を示す要部断面図である。すなわち、(8a)は一点鎖線y11で示した6Aから6Bにかけての領域の一部を示す要部断面図であり、(8b)は一点鎖線y22で示した6Cから6Dにかけての領域の一部を示す要部断面図である。図9は、図7において、一点鎖線x11、x12で示した領域の一部分を示す要部断面図である。すなわち、(9a)は一点鎖線x11で示した6Aから6Cにかけての領域の一部を示す要部断面図であり、(9b)は一点鎖線x12で示した6Bから6Dにかけての領域の一部を示す要部断面

21

22

図である。図8と図9では、端子メタライズ層9と第1 の絶縁層11、第2の絶縁層12のいずれも省略せずに、図示した。

【0059】本実施の形態の場合、回路基板7000の第1の主表面100側の接続端子71、81が一点鎖線x11に沿って設けられ、第2の主表面200側の接続端子72、82が一点鎖線x12に沿って設けられており、それぞれのキャパシタに対応する接続端子71、72を含む平面と接続端子72、82を含む平面が一点鎖線x11とx12の間で交差している。これにより、キャパシタ4の第1の電極41と第2の電極4 102を流れる電流に反対方向の成分が多く存在するようにし、キャパシタ4のインダクタンス成分を小さくするようにしている。これ以外の構成や製造方法は第1の実施の形態と同じである。

【0060】従って、本実施の形態の場合にも、第1の 実施の形態と同じ効果を得ることができる。すなわち、 本実施の形態によれば、大容量でインダクタンス成分の 少ないキャパシタを内蔵させた、インターポーザとして 好適な回路基板を提供できる、効果が得られる。

【0061】〈第3の実施の形態〉本発明の第3の実施の形態を図10に示す。図10は、本実施の形態の回路基板を要部断面図で示したものである。図において、10000は本発明を適用した回路基板を示し、他の符号は図1~図9の場合と同じである。図10の場合にも、キャパシタ4搭載部の詳細をわかりやすくするため、回路基板の主表面の部分を拡大した。特に、膜厚方向を拡大した。

【0062】本実施の形態における回路基板10000は、キャパシタ4が第1の主表面100側のみではなく、第2の主表面200側にも形成され、第1の主表面100側のキャパシタ4と第2の主表面200側のキャパシタ4が並列接続されている。これ以外の構成は第1の実施の形態と同じである。従って、本実施の形態の場合にも第1の実施の形態の場合と同じ効果が得られ、インダクタンス成分の少ないキャパシタを内蔵させた、インターポーザとして好適な回路基板を提供できる。さらに本実施の形態の場合、第1の主表面100側のキャパシタ4と第2の主表面200側のキャパシタ4が並列接続されていることから、回路基板に内蔵させることのできるキャパシタの容量を第1の実施の形態に比べ、大きくすることができる。

【0063】次に、第3の実施の形態を示した図10の回 40 路基板10000の製造方法について説明する。図11〜図13 は、回路基板10000の製造工程の一例を要部断面図で示 した工程フロー図である。

【0064】まず、図11を参照にしながら、回路基板10000の製造工程について説明する。

【0065】(3a) ベース基板の準備:たとえば、42アロイ(鉄FeとニッケルNiを主成分とする合金)等の導電性部材を適正な大きさに切り出し、必要に応じて表面研磨等を行って平滑にし、ベース基板1とする。次いで、ベース基板1の脱脂処理、中性洗剤やアルカリ洗剤による洗

浄を行い、表面を清浄にする。

【0066】(3b) 保護層の形成:ベース基板1上に、スパッタ法や真空蒸着法等の物理的手法、化学蒸着法、 ゾルゲル法、MOD法、めっき法等の周知の手法を用いて 保護層5を成膜する。保護層5としては、キャパシタ4形 成プロセスにおいても安定であり、ベース基板1を保護 できる、導電性酸化物や白金属材料が望ましい。たとえば、導電性酸化物としては、酸化スズ混合物(ITO)を用いる。

【0067】(3c) キャパシタの形成:ベース基板1の 第1の主表面100と第2の主表面200の両面上に、スパッ タ法や真空蒸着法等の物理的手法、化学蒸着法、ゾルゲ ル法、MOD法、めっき法等の周知の手法を用いて、第1 電極層410を成膜する。この第1の電極層410の材料とし ては、この上に堆積する誘電体層40との整合性を考えて 選択する。例えば、SrTiO3やBST等のペロブスカイト構 造酸化物を誘電体層40に用いる場合、PtやRu等を用いれ ばよい。第1の主表面100上及び第2の主表面200上に 成膜した第1の電極層410上に、スパッタ法や真空蒸 着法等の物理的手法、化学蒸着法、ゾルゲル法、MOD法 等の周知の成膜手法を用いて誘電体層40を形成する。大 容量のキャパシタを必要とする場合には、SrTiO3やBST 等のペロブスカイト構造酸化物を誘電体層40として選択 する。次いで、600~900℃の熱処理を行い、誘電体層40 の結晶性を改善する。これにより、誘電体層40の誘電率 を高くできる。誘電体層40上に、導電性薄膜をスパッタ 法等の物理的手法、化学蒸着法、ゾルゲル法、MOD法等 の周知の手法を用いて成膜し、フォトエッチング等の周 知の手法を用いてパターン形成を行い、第2の電極42を 設ける。第2の電極42に用いる材料は誘電体層40に合わ せて選択すれば良い。次いで、周知のフォトエッチング 法を用いて誘電体層40を加工し、誘電体層40の不要な部 分を除去する。なお、第1の電極層410は必ずしも必要で はなく、省略しても差し支えない。

【0068】(3d) 導電性ビアの第1の主表面側形成:フォトエッチング法(ウェットエッチングやドライエッチングを含む)やレーザ加工法等、周知の手法を用いて、第1の主表面100側の第1の電極層410と保護層5、ベース基板1を順次加工することにより、ベース基板1の第1の主表面100側に導電性ビア2を形成する。この場合、導電性ビア2を囲むように形成されるスルーホールを貫通スルーホールとはせずに、ベース基板1内部の途中で止める。これにより、ベース基板1と同じ部材から構成される導電性ビア2の第1の主表面100側の部分が形成される。

【0069】以下、図12を参照にしながら説明する。 【0070】(3e) ビア絶縁層の第1の主表面側充填および第1の絶縁層の形成:真空ホットプレス法等の手法を用い、プリプレグ等の有機絶縁シートをベース基板1の 50 第1の主表面100側に貼り付け、導電性ビア2周囲のスル

ーホールの中にビア絶縁層3を充填し、第1の主表面10 0側に第1の絶縁層11を形成する。なお、有機絶縁シートとしては、スルーホールへの埋め込み性や加工性、耐熱性を考慮して選択すればよい。また、液状の絶縁材料をディップ法や印刷法、スプレー塗布、転写法等、別の手法を用いて形成しても差し支えない。また、本実施の形態では、ビア絶縁層2と第1の絶縁層11を同一工程で、同じ材料から形成しているが、これに限定されることはなく、異なる材料を用いて、別々の工程により形成しても差し支えない。

【0071】(3f) 導電性ビアの第2の主表面側形成:フォトエッチング法(ウェットエッチングやドライエッチングを含む)やレーザ加工法等、周知の手法を用いて、第2の主表面200側の第1の電極層410と保護層5、ベース基板1を順次加工することにより、ビア絶縁層3、導電性ビア2の第2の主表面200側の部分を形成する。この場合、ベース基板1の加工によって導電性ビア2の周囲に形成されるスルーホールからビア絶縁層3の第1の主表面100側を露出させる。これにより、導電性ビア2がベース基板1から電気的に分離される。

【0072】(3g) ビア絶縁層の第2の主表面側充填および第3の絶縁層の形成:真空ホットプレス法等の手法を用い、プリプレグ等の有機絶縁シートをベース基板1の第2の主表面200側に貼り付け、第2の主表面200側の導電性ビア2の周囲のスルーホール部にビア絶縁層3を充填し、第2の主表面200側に第3の絶縁層21を形成する。なお、有機絶縁シートとしては、スルーホールへの埋め込み性や加工性、耐熱性を考慮して選択すればよい。また、液状の絶縁材料をディップ法や印刷法、スプレー塗布、転写法等、別の手法を用いて形成しても差し支えない。ここでは、ビア絶縁層2の第2の主表面200側の部分と第3の絶縁層21を同一工程で、同じ材料から形成しているが、これに限定されることはなく、異なる材料を用いて、別々の工程により形成しても差し支えない。

【0073】(3h) 第1の絶縁層及び第3の絶縁層へのスルーホール形成:フォトエッチング法(ウェットエッチング、ドライエッチング等)やレーザ加工法、等の周知の方法を用いて、第1の主表面100側の第1の絶縁層1と第2の主表面200側の第3の絶縁層21の中にスルーホール13を形成する。この場合、研磨法やドライエッチング法、等の周知の方法を用いて、第1の絶縁層11と第3の絶縁層21を薄膜化してから、第1の絶縁層11と第3の絶縁層21の中にスルーホール13を形成しても差し支えない。

【0074】以下、図13を参照にしながら説明する。 【0075】(3i) 導電性薄膜パターンの形成:スパッタ 法や真空蒸着等の物理的手法、化学蒸着法、ゾルゲル 法、めっき法等の周知の手法を用い、第1の主表面100 側の第1の絶縁層11と第2の主表面200側の第3の絶縁 層21を被覆するように導電性薄膜層を成膜する。次いで、フォトエッチング法、等の周知の手法を用いて第1の主表面100側に導電性薄膜パターン6と接続端子71、81を、第2の主表面200側に導電性薄膜パターン6と接続端子72、82を形成する。この工程で形成される導電性薄膜パターン6により、第1の主表面100側と第2の主表面200側に形成されたキャパシタ4の第2の電極42と導電性ビア2が電気的に接続される。この後の工程では、400℃以上の高温プロセスを通す必要がないので、導電性薄膜パターン6や接続端子71、81、72、82を構成する材料として、耐酸化性に問題があるGuや耐熱性に問題があるAI等の低抵抗材料を用いることができる。

【0076】(3j) 第2の絶縁層及び第4の絶縁層の形成:スピン塗布法など周知の手法により有機系絶縁樹脂を塗布し、乾燥、硬化を行って、第1の主表面100側に第2の絶縁層12を、第2の主表面200側に第4の絶縁層22を、成膜する。次いで、フォトエッチング等の周知の手法を用いてスルーホール14を形成する。この場合、有機系絶縁樹脂として感光性材料を選択し、塗布、乾燥、露光、現像、硬化の各工程により形成しても良い。この場合には、絶縁樹脂を加工(エッチング)する工程を省略できる。また、有機系絶縁樹脂としてプリプレグ等の絶縁シートを選択し、この絶縁シートを真空ホットプレス法等により基板の両面に貼り付け、レーザ加工等によりスルーホール14を形成しても差し支えない。

【0077】(3k) 端子メタライズ層の形成:選択した接続手法に適合した材料をスパッタ法や真空蒸着法、めっき法等の周知の成膜手法により成膜し、フォトエッチング等の周知の手法によりパターン形成を行い、回路基板の第1の主表面100側の接続端子71、81と第2の主表面200側の接続端子72、82に対する端子メタライズ層9を形成する。接続端子メタライズ層9に用いる材料は接続手法によって選択すればよい。例えば、はんだ接続を前提にする場合、Au/Ni/Cr積層膜やNi-Cu/Cr積層膜等を用いればよい。ここで、A/BはBの上にAが積層されることを示す。

【0078】これで、図10に示した回路基板10000が完成する。ここで述べた回路基板の製造方法で特徴的な点は、ベース基板1の2つの主表面(第1の主表面100および40 第2の主表面200)上にキャパシタ4を形成してから、ベース基板1内に該ベース基板と同じ導電性部材からなる導電性ビア2を形成しているところ、にある。ここで示した製造方法によれば、ベース基板1として耐熱性や耐酸化性に優れた材料を用いると、キャパシタ4の形成温度の上昇と酸化性雰囲気での熱処理等が可能になる。すなわち、SrTi03や(Ba, Sr)Ti03、Pb(Zr, Ti)03、Pb(Mg1/3Nb2/3)03等のペロプスカイト構造酸化物に対して600℃~900℃の熱処理を施すことが可能になり、ペロプスカイト構造酸化物の誘電率を本来の値に近づけて高くすることができる。このため、誘電率の高いペロブスカイ

ト構造酸化物を誘電体層40としたキャパシタ4を内蔵させた回路基板を提供できる。

【0079】本実施の形態では、1000℃以上の融点を有する高融点材料として42アロイを用いているが、これに限定されるものではない。例えば、ニッケルやクロム、コバルト、アルミニウム、等を含む鉄合金(42アロイとは組成が異なっても良い)やW、Ni、Mo、Ta等の高融点金属を用いても差し支えない。

【0080】また、保護層5としてITOを用いているが、 これに限定されるものではない。すなわち、保護層5は、 ベース基板1が耐酸化性に乏しい場合に、キャパシタ4の 形成工程からベース基板1を保護するために設けるもの であり、耐酸化性や耐熱性に優れた材料であれば差し支 えない。たとえば、PtやRu等の白金属材料や、酸化イン ジウム、酸化スズ、酸化亜鉛、酸化ルテニウム、酸化ロ ジウム、酸化レニウム、酸化イリジウム、酸化オスミウ ム等の導電性酸化物を用いても差し支えない。また、本 発明の場合には、ベース基板1もキャパシタ4の第1の 電極41としての働きをするため、保護層5は導電性材料 であることが望ましいが、膜厚を薄くすることによっ て、酸化アルミニウム、酸化シリコン、窒化シリコン、 酸化チタン等の無機系絶縁材料も使用できる。この場合 には、ベース基板1と第1の電極層410とを薄膜保護層5 に設けたスルーホールを介して電気的に接続しておくこ とも有効である。

【0081】本実施の形態では、第1の電極層410としてPtやRuを用いているが、これに限定されるものではなく、その上に成膜する誘電体の膜質を劣化させない材料や、結晶性の改善など、膜質改善に役立つような材料の中から選択すればよい。ただし、これらの材料は保護層 305の材料と重複する場合もあり、同じ材料を用いるのであれば、保護層5と第1の電極層410のいずれか一方を設ければ良い。

【0082】また、保護層5や第1の電極層410の下地からの剥離を防止するため、接着層として、ベース基板1と保護層5の間、保護層5と第1の電極層410の間、あるいは保護層が無い場合にはベース基板1と第1の電極層410の間に中間層を設けるのも良い。このような材料としては、密着性に優れた、チタン、タンタル、ハフニウム、タングステン、クロム、等の高融点金属および40これらの窒化物、ニッケル、チタン・タングステン合金等が好ましい。

【0083】本実施の形態では、ベース基板1を融点が1000℃以上の高融点材料で構成しているため、600℃から900℃の熱処理が可能になり、ペロブスカイト構造酸化物を誘電体層40として用いているが、これらに限定されるものではなく、1000℃以下のプロセスで形成できる誘電体材料を用いても差し支えない。たとえば、タンタル酸化物やシリコン酸化物、アルミニウム酸化物、チタン酸化物、高温での熱処理を施さないペロブスカイト構 50

造酸化物、などを用いても差し支えない。

【0084】以上述べてきたことから明らかなように、本実施の形態によれば、1000℃までの温度プロセスが可能になるため、600℃~900℃の熱処理を要するペロブスカイト構造酸化物を誘電体層とした、高容量密度のキャパシタを内蔵した回路基板を提供できる。従って、本実施の形態の場合にも、第1の実施の形態と同じように、大容量でインダクタンス成分の少ないキャパシタを内蔵させた、インターポーザとして好適な回路基板を提供できる効果が得られる。さらに、本実施の形態の場合、ベース基板の両面にキャパシタを形成することにより、て回路基板に内蔵させるキャパシタの容量を第1の実施の形態に比べて大きくすることができる。

【0085】〈第4の実施の形態〉本発明の第4の実施の形態を図14に示す。図14は、本実施の形態の回路基板を要部断面図で示したものである。図において、73はベース基板1に接続された接続端子を、83はキャパシタ4の第2の電極42に接続された接続端子を、14000は本発明を適用した回路基板を示し、他の符号は図1~図13の 場合と同じである。図14の場合にも、キャパシタ4搭載部の詳細をわかりやすくするため、回路基板の主表面の部分を拡大した。特に、膜厚方向を拡大した。

【0086】本実施の形態の回路基板14000では、キャパシタ4の第1の電極41(あるいは、ベース基板1)に接続された少なくとも2つの接続端子(図14では、接続端子71と73)と第2の電極42に接続された少なくとも2つの接続端子(図14では、接続端子81と83)が同じ主表面(図14では、第1の主表面100)側に設けられている。すなわち、第1の実施の形態で示した回路基板1000の第2の主表面200側に設けた接続端子72、82を第1の主表面100側に持っていったと考えて差し支えない。従って、本実施の形態の場合、第1の主表面100側と第2の主表面200側を電気的に接続する導電性ビア2は設けられていない。これらの点が、本実施の形態が第1の実施の形態と異なるところであり、他の構成は第1の実施の形態と同じである。

【0087】この実施の形態で示した回路基板14000のキャパシタ4では、キャパシタ4の第1の電極に接続される接続端子と第2の電極に接続される接続端子が、同じ主表面において隣接して配設されている。すなわち、第1の主表面100側において、接続端子71と81が隣接し、また、接続端子72と82が隣接している。これにより、キャパシタ4に対する電流経路のループ断面積を小さくできる。また、上記ベース基板1の表裏面を横切る平面の中に、上記キャパシタ4の上記第2の電極42に接続される上記第2の接続端子を有する実装用接続端子対を構成するすべての接続端子(図14では、接続端子71、81、73、83)の少なくとも一部を含む平面が存在するように、各接続端子が配置されている。これにより、回路基板14000のキャパシタ4では、キャパシタ4の第1の電

極41を流れる電流と第2の電極42を流れる電流の中に、 お互いに方向が反対となる成分が多くなるようにしてい る。この電流方向が反対になることによって発生する第 1の電極41と第2の電極42の間の相互インダクタンス と、上述したキャパシタ4の電流経路のループ断面積の 低減により、キャパシタ4のインダクタンス成分を低減 させることができる。

【0088】このように、本実施の形態の場合にも、第 1の実施の形態と同じく、インダクタンス成分の少ない キャパシタを内蔵した回路基板を提供できる。ただし、 本実施の形態の場合、実装用接続端子が第1の主表面10 0側のみに形成されており、第2の主表面200側には形成 されていない。このため、本実施の形態による回路基板 をインターポーザとして用いることはできない。しか し、導電性ビア2を設けていない分だけ、キャパシタを 形成する面積が大きくとれ、低インダクタンスで大容量 のキャパシタを集積させた回路基板を提供することがで きる。この回路基板を配線基板に搭載し、例えば、接続 端子83を電源電極に、接続端子73を電源の接地電極に、 接続端子81を半導体チップの電源ラインに、接続端子71 を半導体チップの接地ラインに接続することにより、本 実施の形態の回路基板に集積したキャパシタをデカップ リングキャパシタとして用いることができる。なお、本 実施の形態の場合、電極パターン形状など第1の実施の 形態と同じにできるため、インターポーザとして使用で きない以外は、第1の実施の形態と同じ効果を得ること ができる。

【0089】次に、第4の実施の形態を示した図14の回路基板14000の製造方法について説明する。図15と図16は、回路基板14000の製造工程の一例を要部断面図で示した工程フロー図である。

【0090】まず、図15を参照にしながら、回路基板14000の製造工程について説明する。

【0091】(4a) ベース基板の準備:たとえば、42アロイ(鉄FeとニッケルNiを主成分とする合金)等の導電性部材を適正な大きさに切り出し、必要に応じて表面研磨等を行って平滑にし、ベース基板1とする。次いで、ベース基板1の脱脂処理、中性洗剤やアルカリ洗剤による洗浄を行い、表面を清浄にする。

【0092】(4b) 保護層の形成:ベース基板1上に、スパッタ法や真空蒸着法等の物理的手法、化学蒸着法、ゾルゲル法、MOD法、めっき法等の周知の手法を用いて保護層5を成膜する。保護層5としては、キャパシタ4形成プロセスにおいても安定であり、ベース基板1を保護できる、導電性酸化物や白金属材料が望ましい。たとえば、導電性酸化物としては、酸化スズ混合物(ITO)を用いる。

【0093】(3c) キャパシタの形成:ベース基板1の 第1の主表面100側に、スパッタ法や真空蒸着法等の物 理的手法、化学蒸着法、ゾルゲル法、MOD法、めっき法

等の周知の手法を用いて、第1電極層410を成膜する。 第1の電極層410として用いる材料は、この上に堆積す る誘電体層40との整合性を考えて選択する。例えば、Sr TiO3やBST等のペロブスカイト構造酸化物を誘電体層40 に用いる場合には、PtやRu等を用いればよい。この第1 の電極層410上に、スパッタ法や真空蒸着法等の物理的 手法、化学蒸着法、ゾルゲル法、MOD法等の周知の成膜 手法を用いて誘電体層40を形成する。大容量のキャパシ タを必要とする場合には、高い誘電率を示すSrTiO3やBS 10 「等のペロブスカイト構造酸化物を誘電体層40として選 択する。この場合、600~900℃の熱処理を行い、誘電体 層40の結晶性を改善する。これにより、誘電体層40の誘 電率を高くできる。次いで、スパッタ法や真空蒸着法等 の物理的手法、化学蒸着法、ゾルゲル法、MOD法等の周 知の手法を用いて、誘電体層40上に導電性薄膜を成膜 し、フォトエッチング等の周知の手法を用いてパターン 形成を行い、第2の電極42を設ける。第2の電極42の材 料は誘電体層40に合わせて選択すれば良い。次いで、周 知のフォトエッチング等を用いて加工し、誘電体層40の 不要な部分を除去する。なお、第1の電極層410は必ずし も必要ではなく、省略しても差し支えない。

28

【0094】(4d) 第1の絶縁層および第3の絶縁層の形成:真空ホットプレス法等の手法を用いてプリプレグ等の有機絶縁シートをベース基板1の第1の主表面100側と第2の主表面200側に貼り付け、第1の絶縁層11と第2の絶縁層21を形成する。なお、有機絶縁材料としてはプリプレグに限定されるものではなく、その他の材料を用いても差し支えない。また、液状の絶縁材料をディップ法や印刷法、スプレー塗布、転写法等、別の手法を用30 いて形成しても差し支えない。

【0095】(4e) 第1の絶縁層へのスルーホール形成:フォトエッチング法(ウェットエッチング、ドライエッチング等)やレーザ加工法、等の周知の方法を用いて、第1の絶縁層11にスルーホール13を形成する。なお、この場合、研磨法やドライエッチング法、等の周知の方法を用いて、第1の絶縁層11の薄膜化を行ってからスルーホール13を形成しても差し支えない。

【0096】以下、図16を参照にしながら説明する。

【0097】(4f) 接続端子の形成:スパッタ法や真空蒸着等の物理的手法、化学蒸着法、ゾルゲル法、めっき法等の周知の手法を用いて、第1の絶縁層11上に接続端子層を成膜する。次いで、フォトエッチング等、周知の手法を用いて加工し、接続端子71、81、73、83を形成する。この後の工程では、400℃以上の高温プロセスを必要としないので、接続端子71、81、73、83を構成する材料として、耐酸化性に問題があるCuや耐熱性に問題があるAI等の低抵抗材料を用いることができる。

【0098】(4g) 第2の絶縁層形成:スピン塗布法など周知の手法により有機系絶縁樹脂を塗布し、乾燥、硬50 化を行って第2の絶縁層12を第1の主表面100側に形成す

る。次いで、フォトエッチング等の周知の手法を用いて スルーホール14を形成する。この工程では、有機系絶縁 樹脂として感光性材料を選択し、塗布、乾燥、露光、現 像、硬化の各工程により形成しても良い。この場合に は、有機系絶縁樹脂を加工(エッチング)する工程を省略 できる。また、有機系絶縁樹脂としてプリプレグ等の絶 縁シートを選択し、この絶縁シートを真空ホットプレス 法等により基板の主表面100側に貼り付け、レーザ加工 法等によりスルーホール14を形成しても差し支えない。 【0099】(4f) 端子メタライズ層の形成: 選択した 接続手法に適合した材料をスパッタ法や真空蒸着法、め っき法等の周知の成膜手法により成膜し、フォトエッチ ング法等の周知の手法によりパターン形成を行い、接続 端子71、81、73、83に対する端子メタライズ層 9を形成 する。接続端子メタライズ層9に用いる材料は、接続手 法を考慮して選択すればよい。たとえば、はんだ接続を

【0100】なお、問題が無ければ、接続端子71、81、72、82を端子メタライズ層で形成し、この工程や(4g)の第2の絶縁層形成を省略しても差し支えない。

前提にする場合には、Au/Ni/Cr積層膜やNi-Cu/Cr積

層膜等を用いればよい。ここで、A/BはBの上にAが積層

されることを示す。

【0101】これで、図14に示した回路基板14000が完成する。以上述べてきたように、回路基板14000の製造方法は、導電性ビア2の形成工程と第2の主表面200側の接続端子、第4の絶縁層、端子メタライス層の形成工程が無いことを除いて、図5と図6に示した第1の実施の形態の場合と同じである。従って、本実施の形態の場合にも、第1の実施の形態と同じ効果を得ることができ、誘電率の高いペロブスカイト構造酸化物を誘電体層に用いることにより、高容量密度のキャパシタを集積した回路基板を提供できる。また、本実施の形態の場合、第1の実施の形態に比較し、容易で製造工程が短く、製造歩留まりが高くなることから、インダクタンス成分の少ない大容量のキャパシタを集積した回路基板の製造コストを低くできる。

【0102】以上述べてきたように、本実施の形態によれば、インダクタンス成分の少ない大容量のキャパシタを集積させた回路基板を提供できる。また、キャパシタの2つの電極をそれぞれ電源ラインと接地ラインに接続 40 することにより、インダクタンス成分の少ない大容量のキャパシタをデカップリングキャパシタとして用いることができる。

【0103】〈第5の実施の形態〉本発明の第5の実施の形態を図17~図19に示す。図17は本実施の形態における回路基板を要部平面図で示し、図18と図19は要部断面図で示したものである。図において、17000は本発明を適用した回路基板を示し、他の符号は図1~図16の場合と同じである。図18と図19では、キャパシタ4搭載部の詳細をわかりやすくするため、回路基板の主表面の部分

を拡大した。特に、膜厚方向を拡大した。

【0104】図17は本実施の形態における回路基板1700 0のキャパシタ4を形成した第1の主表面100側の要部平 面図であり、接続端子の配置状態とキャパシタ4のパタ ーン形状のを示すものである。図において、Xで示した 範囲は端子メタライズ層9と第2の絶縁層12を除去した 様子を示す、キャパシタ4を形成した第1の主表面100 側の要部平面図であり、接続端子の配置状態を示してい る。回路基板17000の第1の主表面100において、y11お よびy21で示した一点鎖線とx11で示した一点鎖線の交点 10 に接続端子81が、y12およびy22で示した一点鎖線とx11 で示した一点鎖線の交点に接続端子71が、y11およびy21 で示した一点鎖線とx12で示した一点鎖線の交点に接続 端子73が、y12およびy22で示した一点鎖線とx12で示し た一点鎖線の交点に接続端子83が、設けられている。な お、回路基板17000の第2の主表面200側には接続端子は 設けられていない。Yで示した範囲は端子メタライズ層 9と第2の絶縁層12、第1の絶縁層11を除去した様子を 示す、キャパシタ4を形成した第1の主表面100側の要部 20 平面図であり、キャパシタ4の平面パターン形状を示し ている。本実施の形態の場合、図2の(2b)に示した場合 と同様に、キャパシタ4の第2の電極42は各キャパシタ ごとに分離されている。

【0105】図18は、図17において、一点鎖線y11、y22で示した領域の一部分を示す要部断面図である。すなわち、(18a)は一点鎖線y11で示した17Aから17Bにかけての領域の一部を示す要部断面図であり、(18b)は一点鎖線y22で示した17Cから17Dにかけての領域の一部を示す要部断面図である。図19は、図17において、一点鎖線x11、x12で示した領域の一部分を示す要部断面図である。すなわち、(19a)は一点鎖線x11で示した17Aから17Cにかけての領域の一部を示す要部断面図であり、(19b)は一点鎖線x12で示した17Bから17Dにかけての領域の一部を示す要部断面図である。なお、図18と図19では、端子メタライズ層9と第1の絶縁層11、第2の絶縁層12のいずれも省略せずに、図示した。

【0106】かかる構成により、キャパシタ4の第1の電極41と第2の電極42を流れる電流に反対方向の成分が多く存在するようにし、キャパシタ4のインダクタンス成分を小さくしている。これ以外の構成や製造方法は第4の実施の形態と同じである。従って、本実施の形態の場合にも、第4の実施の形態と同じ効果を得ることができる。すなわち、本実施の形態によれば、大容量でインダクタンス成分の少ないキャパシタを集積させたさせた回路基板を提供できる。また、キャパシタの2つの電極をそれぞれ電源ラインと接地ラインに接続することにより、インダクタンス成分の少ない大容量のキャパシタをデカップリングキャパシタとして用いることができる。

【0107】 (第6の実施の形態) 本発明の第6の実施 50 の形態を図20に示す。図20は、本実施の形態の回路基板

を要部断面図で示したものである。図において、20000 は本発明を適用した回路基板を示し、他の符号は図1~図19の場合と同じである。図20の場合にも、キャパシタ4搭載部の詳細をわかりやすくするため、回路基板20000の主表面の部分を拡大した。特に、膜厚方向を拡大した。

【0108】本実施の形態における回路基板20000では、キャパシタ4が第1の主表面100側と第2の主表面200側の両面に形成され、第1の主表面100側のキャパシタ4と第2の主表面200側のキャパシタ4が並列接続されている。これ以外の構成は第5の実施の形態と同じである。

【0109】従って、本実施の形態の場合にも第5の実施の形態の場合と同じ効果が得られ、さらに、回路基板に内蔵させることのできるキャパシタの容量を第5の実施の形態に比べ、大きくすることができる。すなわち、本実施の形態によれば、大容量でインダクタンス成分の少ないキャパシタを集積させた回路基板を提供でき、キャパシタの2つの電極をそれぞれ電源ラインと接地ラインに接続することにより、インダクタンス成分の少ない大容量のキャパシタをデカップリングキャパシタとして用いることができる。

【0110】なお、本実施の形態における回路基板2000 0の製造工程は、導電性ビア2とビア絶縁層3の形成工程の無いこと以外は、図11〜図13に示した第3の実施例の場合と同じである。従って、製造方法においても、第3の実施の形態と同じ効果が得られ、高い誘電率を有するペロブスカイト構造酸化物を誘電体層とするキャパシタを内蔵する基板を提供できる。また、導電性ビア2とビア絶縁層3の形成工程の無いことから、第3の実施の形態に比べて製造工程が短縮されており、製造歩留りを高くできる。

【0111】(第7の実施の形態)本発明の第7の実施の形態を図21に示す。図21は、第1~第3の実施の形態で示した本発明による回路基板を用いた半導体装置の一例を示したものである。図において、31は本発明を適用した回路基板を、32は半導体チップを、33は配線基板(マザーボード、等)を、34は半田を、21000と21100は本発明による回路基板を用いた半導体装置を示す。図

(21a) に示した半導体装置21000では、1つの回路基板31に対して1個の半導体チップ32を搭載しており、(21b) に示した半導体装置21100では、1つの回路基板31に対して2個の半導体チップ32を搭載している。

【0112】この実施の形態では、本発明による回路基板31をインターポーザ(中間基板)として用い、回路基板31の一方の面には半田34を用いて半導体チップ32を搭載し、回路基板21の他方の面と配線基板33を半田により接続している。

【0113】かかる構成によれば、キャパシタを内蔵し 基板)として適用できる。そのため、半導体チップの直 た回路基板31の搭載による実装密度の低下はほとんどな 50 下にデカップリングキャパシタを配置できるので、実装

く、直下にデカップリングキャパシタを設けた半導体チップの高密度実装が可能になる。また、回路基板31に内蔵されているキャパシタの一方の電極を半導体チップ32と配線基板33の電源ラインに接続し、他方の電極を半導体チップ32と配線基板33の接地ラインに接続することにより、半導体チップの直下にデカップリングキャパシタ

を設けた半導体装置を得ることができ、電源ノイズや不

要電磁輻射が抑制された半導体装置を提供できる。

【0114】なお、本実施の形態では、本発明による回路基板31に搭載する半導体チップ32の数を1~2個としているが、3個以上の半導体チップを搭載しても差し支えない。また、本発明による回路基板31と半導体チップ32、配線基板33の接続を半田を用いて行っているが、これに限定されるものではない。

【0115】 (第8の実施の形態) 本発明の第8の実施の形態を図22に示す。図22は、第4~第6の実施の形態で示した本発明による回路基板を用いた半導体装置の一例を示したものである。図において、22000は本発明による回路基板を用いた半導体装置を示し、他の符号は図21の場合と同じである。本実施の形態では、本発明を適用した回路基板31を、半導体チップ32を搭載した配線基板33上に半田を用いて実装している。

【0116】かかる構成において、回路基板31に集積されているキャパシタの一方の電極を半導体チップ32と配線基板33の電源ラインに接続し、他方の電極を半導体チップ32と配線基板33の接地ラインに接続することにより、デカップリングキャパシタを設けた半導体装置を得ることができる。これにより、電源ノイズや不要電磁輻射の抑制された半導体装置を提供できる。なお、本実施の形態では、回路基板31をインターポーザとして使用していないため、回路基板31をインターポーザとして使用していないため、回路基板31の搭載により、半導体チップの実装密度が低下する。しかし、インターボーザとして用いることのできる第1~第3の実施の形態に比べて製造コストが低く、大容量のキャパシタを半導体装置の中に内蔵させることができる。

#### [0117]

【発明の効果】以上のように、本発明によれば、構成する2つの電極を流れる電流をお互いに反対方向になる成分を存在させることによってインダクタンス成分を低減し、高い誘電率を有するペロブスカイト構造酸化物等を誘電体層に適用することによって容量密度を高くしたキャパシタを内蔵した回路基板を提供できる。

【0118】そして、本発明による回路基板に内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズや不要電磁輻射を低減した半導体装置を提供できる。

【0119】さらに、本発明による回路基板は、半導体チップを配線基板に搭載する際のインターポーザ(中間基板)として適用できる。そのため、半導体チップの直下にデカップリングキャパシタを配置できるので、実装

40

4

密度を低下させることなくスイッチングノイズや不要電 磁輻射を低減した半導体装置を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態である回路基板を示す要部断面図である。

【図2】本発明の第1の実施の形態である回路基板を示す要部平面図である。

【図3】本発明の第1の実施の形態の別の実施例を示す 要部断面図である。

【図4】本発明の第1の実施の形態の別の実施例を示す要部断面図である。

【図5】第1の実施の形態を示した図1の回路基板1000の製造工程の一例を要部断面図で示した工程フロー図である

【図6】図5に引き続き、第1の実施の形態である図1の回路基板1000の製造工程の一例を要部断面図で示した工程フロー図である。

【図7】本発明の第2の実施の形態である回路基板を示す要部平面図である。

【図8】図7に示した本発明の第2の実施の形態である回路基板を示す要部断面図である。

【図9】図7に示した本発明の第2の実施の形態である回路基板を示す要部断面図である。

【図10】本発明の第3の実施の形態である回路基板を示す要部断面図である。

【図11】第3の実施の形態である図10の回路基板10000の 製造工程の一例を要部断面図で示した工程フロー図であ る。

【図12】図11に引き続き、第3の実施の形態である図10の回路基板1000の製造工程の一例を要部断面図で示した工程フロー図である。

【図13】図12に引き続き、第3の実施の形態である図10の回路基板1000の製造工程の一例を要部断面図で示した工程フロー図である。

【図14】本発明の第4の実施の形態である回路基板を示す要部断面図である。

【図15】第4の実施の形態である図14の回路基板14000の 製造工程の一例を要部断面図で示した工程フロー図であ る。

【図16】図15に引き続き、第4の実施の形態である図10の回路基板1000の製造工程の一例を要部断面図で示した工程フロー図である。

【図17】本発明の第5の実施の形態ある回路基板を示す 10 要部平面図である。

【図18】本発明の第5の実施の形態である回路基板を示す要部断面図である。

【図19】本発明の第5の実施の形態である回路基板を示す要部断面図である。


【図20】本発明の第6の実施の形態である回路基板を示す要部断面図である。


【図21】本発明の第7の実施の形態である半導体装置を 示す要部断面図である。

【図22】本発明の第8の実施の形態である半導体装置を 20 示す要部断面図である。

#### 【符号の説明】

1…ベース基板、2…導電性ビア、3…ビア絶縁層、4…キャパシタ、40…キャパシタ4を構成する誘電体層、41,42 …キャパシタ4を構成する電極、5…保護層、6…導電性 薄膜パターン、9…端子メタライズ層、11…第1の絶縁層、12…第2の絶縁層、13,14…スルーホール、21…第3の絶縁層、22…第4の絶縁層、32…半導体チップ、33…配線基板(マザーボード)、34…半田、71,72,73,81,82,83…接続端子、100…回路基板(ベース基板)の第1の主表面(裏面)、31,1000,3000,3001,4000,7000,10000,14000,17000…本発明を適用した回路基板、21000,21100,22000…半導体装置。






【図14】

73、83…接続端子 14000…回路基板





#### 図 1



【図3】

#### B23 3








3000、3001…回路基板

### 【図2】


#### 図 2











#### 【図5】











. \

#### フロントページの続き

(72) 発明者	阿部 洋一		Fターム(参考)	5E082	DD11	DD13	EE02	EE05	EE13
	神奈川県横浜市戸塚区吉田町292番地	株			EE23	EE37	FF05	FG03	FG26
	式会社日立製作所生産技術研究所内				FG42	FG46	FG54	JJ06	JJ07
(72)発明者	松嶋 直樹				JJ09	KK08	LL15	LL35	
	神奈川県横浜市戸塚区吉田町292番地	株		5E346	AA03	AA06	AA12	<b>AA13</b>	AA15
	式会社日立製作所生産技術研究所内				<b>AA43</b>	BB01	BB16	<b>BB20</b>	DD01
(72) 発明者	志儀 英孝				DD07	DD15	EE33	FF01	FF45
	神奈川県横浜市戸塚区吉田町292番地	株			GG01	HH01			
	式会社日立製作所生産技術研究所內								

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.